新思科技数字加速高HPC、移动、5G和AI芯片设计领域的下一代创新

新思科技近日宣布，台积电已在其3纳米(nm)制程技术的最新设计规则手册(DRM)和制程设计套件中，对新思科技的数字和定制设计解决方案进行了认证。此次认证源于双方多年的广泛合作，旨在提供经过共同优化的工具、流程和方法学，协助客户实现理想功耗、性能和面积(PPA)，从而加速高性能计算(HPC)、移动、5G和AI芯片设计领域的下一代创新。

台积电设计架构管理部副总经理Suk Lee表示：“台积电的领先技术需要更高水平的EDA协作和创新，以实现3纳米制程技术的高性能和低功耗目标。我们与新思科技的长期合作提升了台积电最新工艺技术的可及性，并最大限度地发挥其优势。我们将继续密切合作以实现HPC、移动、5G和AI应用的下一代设计。”

新思科技高度集成的Fusion Design Platform是双方成功协作的关键组成部分，为台积电的3纳米先进制程技术提供全面的全流程设计收敛和紧密的签核解决方案。新思科技Fusion Compiler和IC Compilerll布局布线产品通过全新的全局详细布线技术创新实现了结果时序质量(QoR)的优化。全流程、总功耗优化及合理布局和优化并行技术让开发者得以同时实现所需的总功耗配置和PPA整体优化目标。

双方在3纳米制程节点下的合作还包括部署其他实现技术，包括对颜色标记和via-pillar高级布线的支持，以及同时支持高性能和低功耗设计的创新触发器优化。此外，作为Fusion Design Platform的关键组成部分，Design Compiler NXT综合产品也在合作中得到了强化，通过与IC Compiler II更紧密的时序相关性提供融合度更高的设计流程，从而让针对N3工艺的所有设计都可获益。

新思科技与台积电在3纳米技术领域的合作还包括针对低电压变化的PrimeTime支持，以及针对台积电布局规则的支持，以便在实现和签核期间实现融合的ECO收敛。新思科技的PrimePower支持3纳米功率签核物理规则，包括泄漏和动态功率，以及StarRC提取-建模增强功能，以提供所需的精度。

经过台积电3纳米技术认证的签核解决方案还包括NanoTime定制时序签核、ESP定制等效验证和QuickCap NX寄生参数场域求解器解决方案。新思科技的IC Validator物理签核经过增强可支持所有先进工艺要求，包括用于提高密度的新的虚拟填充功能、针对电路布局的LVS验证，以及针对DRC的增强型三角电压规则调试效率。

Custom Compiler设计和布局解决方案是新思科技Custom Design Platform的一部分，可为使用台积电先进制程技术的开发者提供更高的生产率。Custom Compiler的诸多增强功能经过了新思科技DesignWare IP团队等早期3纳米用户的验证，可减少满足3纳米技术要求所需投入的工作量。新思科技PrimeSim、 HSPICE、PrimeSimSPICE、PrimeSimPro和PrimeSimXA仿真器是PrimeSim Continuum解决方案的组成部分，为台积电3纳米设计缩短迭代时间，并可为电路仿真和可靠性要求提供签核。

新思科技数字设计事业部总经理Shankar Krishnamoorthy表示：“整个行业生态系统和我们的客户都将受益于台积电与新思科技的密切合作，从而成功突破极限，加快新制程技术的采用。我们针对3纳米技术进行的最新数字和定制研发合作将技术创新提升到新的高度，以克服先进制程所带来的挑战，从而为双方共同的客户及时推出先进产品提供新机会。”